RIDECORE开源超标量 RISC-V 处理器联合创作 · 2023-09-26 20:42ridecore（RIsc-v Dynamic Execution CORE,RISC-V动态执行核心）是Verilog HDL编写的的2路超标量乱序执行处理器。ridecore实现RISC-V RV32IM指令集。浏览 18点赞 评论 收藏 分享 手机扫一扫分享 编辑 分享 举报 评论图片表情视频评价全部评论推荐 SHAKTI基于 RISC-V 的开源处理器SHAKTI是IIT-Madras的RISE集团的一项开源计划，该计划不仅构建开源，生产级处理器，还包括互连结构，验证工具，存储控制器，外围IP和SOC工具等相关组件。SHAKTI项目正在构建一个基于SHAKTI基于 RISC-V 的开源处理器SHAKTI 是IIT-Madras的RISE集团的一项开源计划，该计划不仅构建开源，生产级处理器，关于RISC-V和开源处理器误区解读架构师技术联盟0香山高性能 RISC-V 处理器香山是一款开源的高性能RISC-V处理器，基于Chisel硬件设计语言实现，支持RV64GC指令集。在香山处理器的开发过程中，其团队使用了包括Chisel、Verilator等在内的大量开源工具，实现香山高性能 RISC-V 处理器香山是一款开源的高性能 RISC-V 处理器，基于 Chisel 硬件设计语言实现，支持 RV64GMIPS，推出两款RISC-V处理器智能计算芯世界0MIPS，推出两款RISC-V处理器架构师技术联盟0FlexPRET细粒度多线程 RISC-V 处理器FlexPRETFlexPRET 是一个5级，细粒度多线程 RISC-V 处理器，专为混合关键性（实FlexPRET细粒度多线程 RISC-V 处理器FlexPRETFlexPRET是一个5级，细粒度多线程RISC-V处理器，专为混合关键性（实时嵌入式）系统而设计，并用Chisel编写。硬件线程调度器决定哪个硬件线程开始执行每个周期，由配置和状态寄印度将发力RISC-V处理器智能计算芯世界0点赞 评论 收藏 分享 手机扫一扫分享 编辑 分享 举报
