Verilator高性能 Verilog HDL 模拟器与 lint 系统

0粉丝
Verilator 是一个高性能 Verilog HDL 模拟器与 lint 系统,用户编写一个小的 C++/SystemC 封装文件,该文件实例化用
简介
Verilator 是一个高性能 Verilog HDL 模拟器与 lint 系统,用户编写一个小的 C++/SystemC 封装文件,该文件实例化用户顶层模块的“Verilate 化”模型。然后,这些 C++/SystemC 文件由 C++ 编译器(gcc/clang/MSVC++)进行编译,最终... 更多
其它信息
地区
不详
开发语言
C/C++
开源组织
所属分类
开发工具、 编译器
授权协议
LGPL
操作系统
跨平台
收录时间
2023-10-02
软件类型
开源软件
适用人群
未知

时光轴

里程碑1
LOG0
2023
2023-10
轻识收录
评价
0.0(满分 10 分)0 个评分
什么是点评分
图片
表情
全部评价( 0)
推荐率 100%
推荐