tinyriscv通俗易懂的微型 RISC-V 处理器核
tinyriscv实现的是一个微RISC-V处理器核,用verilog语言编写,只求以最简单、最通俗易懂的方式实现RISC-V指令的功能,因此没有特意去对代码做任何的优化。
tinyriscv处理器核有以下特点:
- 实现了RV32I指令集,通过riscv的RV32I指令兼容性测试,支持以下指令:add addi and andi auipc beq bge bgeu blt bltu bne fence_i jal jalr lb lbu lh lhu lw lui or ori sb sh sw sll slli slt slti sltiu sltu sra srai srl srli sub xor xori;
- 支持RV32M指令集:mul mulh mulhu mulhsu div divu rem remu;
- 采用三级流水线,即取指,译码、访存、执行,回写;
- 可以运行简单的c语言程序。
评论
f32c可重定义 RISC-V 处理器核
f32c是可重定向的,标量的,流水线的32位处理器核,其可以执行RISC-V或MIPS指令集的子集。它在参数化VHDL中实现,其允许具有不同面积/速度权衡的合成,并且包括分支预测器,异常处理控制块和可
f32c可重定义 RISC-V 处理器核
0
香山高性能 RISC-V 处理器
香山是一款开源的高性能RISC-V处理器,基于Chisel硬件设计语言实现,支持RV64GC指令集。在香山处理器的开发过程中,其团队使用了包括Chisel、Verilator等在内的大量开源工具,实现
香山高性能 RISC-V 处理器
0
SHAKTI基于 RISC-V 的开源处理器
SHAKTI是IIT-Madras的RISE集团的一项开源计划,该计划不仅构建开源,生产级处理器,还包括互连结构,验证工具,存储控制器,外围IP和SOC工具等相关组件。SHAKTI项目正在构建一个基于
SHAKTI基于 RISC-V 的开源处理器
0